-Circuito E.C.L. Emitter Coupled Logic (Lógica de emisores acoplados). 

Pertenece a la familia de circuitos MSI implementada con tecnología bipolar; es la más rápida disponible dentro de los circuitos de tipo MSI.

A pesar de su limitada utilización, se trata de unas de las familias lógicas de más raigambre, y rancio abolengo, dentro de las tecnologías digitales.

Como familia bipolar que es, el margen de ruido no es bueno. En este caso no sólo es reducido en margen a nivel bajo, sino que también lo es el margen a nivel alto. Esto es consecuencia de la reducida excursión lógica. Y la razón es que para conseguir velocidad deben variar poco los valores de tensión.

 El principio que guía a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturación. Por lo que las conmutaciones serán entre corte (o casi corte) y conducción. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no sólo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno.

 Es la forma de lógica más rápida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturación. También se hace aun mucho más rápida haciendo que las variaciones de señal lógicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores...

 El circuito ECL se basa en el uso de un interruptor de dirección de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. la naturaleza diferencial del circuito lo hace menos suceptible a captar ruido.

 Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es más rápida pero consume mayor corriente.

 

 Observando la figura siguiente vemos que nos encontramos ante un amplificador diferencial, denominado así porque su salida es proporcional a la diferencia entre dos tensiones de entrada V1 y V2. Este circuito se utiliza pricipalmente en sistemas analógicos, pero también tiene propiedades digitales, llegando a ser la base de construcción de la lógica de emisor acoplado o ECL (en algunos casos nos la podemos encontrar como lógica de modo corriente o CML).

 

 

Si V1 es igual que V2 tendremos que, por simetría del circuito, las corrientes de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en aproximadamente 0,1 voltio, el transistor T1 estará en conducción y T2 en corte; e inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducirá y T1 estará en corte.

 La corriente de emisor se mantiene prácticamente constante, y se transfiere o conmuta del transistor T1 al T2 cuando la tensión V1 varía desde 0,1 V, por encima de la tensión de referencia V2, hasta 0,1 voltios por debajo de esta tensión. Excepto dentro de un margen muy estrecho de variación de la tensión de entrada V1, a la salida S sólo puede tener uno de dos posibles valores y, por tanto, actúa como circuito digital.

Los dos niveles lógicos pueden deducirse fácilmente. Si T2 está en corte, la tensión de salida será igual a la de alimentación y estaremos a nivel lógico 1. Cuando T2 está en conducción, los valores de las resistencias calculados previamente harán que el transistor se encuentre en su zona activa, es decir, T2 estará en su región activa cuando la unión colector-base esté polarizada inversamente. Entonces, la tensión de salida será la de alimentación menos la caída de tensión en la resistencia de colector, obteniendo de esta manera el estado lógico 0.

 Puesto que en el amplificador diferencial ningún transistor está dispuesto a llegar a saturación, se elimina el tiempo de almacenamiento y, por tanto, la lógica ECL se convierte en la más rápida de las familias lógicas. Podemos conseguir retardos de propagación inferiores a 0,5 nanosegundos por puerta.