Familia DCTL (Direct-Coupled Transistor Logic)

La lógica DCTL requiere del uso de un transistor para implementar cada entrada de la compuerta lógica, lo cual naturalmente aumenta el costo y la complejidad del circuito. El diagrama esquemático para el componente esencial de esta clase de lógica es el siguiente:

La forma en la cual trabaja este circuito es la siguiente: supóngase que ambas entradas A y B no están recibiendo voltaje alguno, estando ambas conectadas a "tierra eléctrica" (que viene siendo el equivalente de una señal de "cero"). En tal caso, ninguno de los dos transistores estará conduciendo corriente eléctrica alguna, y la salida será igual al voltaje Vcc, o sea un "1" lógico. Si aplicamos un voltaje a cualquiera de los dos transistores (o sea una señal de "1") o a ambos, entonces la salida unida de ambos colectores caerá a un voltaje prácticamente de cero. Puesto de otra manera, si cualquiera de las dos entradas A y/o B toma un valor de "uno", la salida caerá a "cero". Se requiere que ambas entradas sean "0" para que la salida sea "1". Esta es precisamente la función lógica NOR, como lo indica la expresión Boleana puesta a la derecha a la salida conjunta de los colectores de ambos transistores.

Para mostrar cómo funciona dicha lógica pondremos un ejemplo. Consideremos primeramente que todas las entradas se hallan a nivel 0 y que estamos en lógica positiva.

 

Puesto que la tensión colector-emisor de un transistor de silicio saturado es de 0,2 V, y su tensión umbral es de 0,5 V, el transistor Q1 conducirá muy poco. En consecuencia, la corriente en Q1 es casi cero y la salida tiende a alcanzar la tensión de alimentación +V, quedando la salida fijada en una tensión basede 0,8 V para el silicio.

 

Por consiguiente, con todas las entradas en el estado 0, la salida está a nivel alto.

 

Si consideramos que la entrada A está a nivel 1, el transistor Q1 estará en saturación, y la salida será la tensión colector-emisor de un transistor saturado, si es de silicio 0,2 V. Luego, la salida estará a nivel bajo.

 

Los inconvenientes en esta familia lógica son:

 

Las corrientes inversas de saturación de todos los transistores de entrada se suman a la resistencia R del circuito del colector común y, a determinadas temperaturas, la caída de tensión puede ser tan baja que los transistores no saturen.

 

Las diferentes características en los transistores pueden llegar a pertubar el buen funcionamiento de la puerta.

 

Para solucionar este problema se crearon las puertas RTL, que consisten en el mismo tipo de circuito pero añadiendo unas resistencias en las bases de los transistores de las entradas. El funcionamiento es análogo a las DCTL.